晶振的工作原理 一、什么是晶振? 晶振是石英振蕩器的簡稱，英文名為Crystal，它是時鐘電路中最重要的部件，它的主要作用是向顯卡、網(wǎng)卡、主板等配件的各部分提供基準頻率，它就像個標尺，工作頻率不穩(wěn)定會造成相關(guān)設備工作頻率不穩(wěn)定，自然容易出現(xiàn)問題。晶振還有個作用是在電路產(chǎn)生震蕩電流,發(fā)出時鐘信號. 晶振是晶體振蕩器的簡稱。它用一種能把電能和機械能相互轉(zhuǎn)化的晶體在共振的狀態(tài)下工作，以提供穩(wěn)定，精確的單頻振蕩。在通常工作條件下，普通的晶振頻率絕對精度可達百萬分之五十。高級的精度更高。有些晶振還可以由外加電壓在一定范圍內(nèi)調(diào)整頻率，稱為壓控振蕩器（VCO）?！ 【д裨跀?shù)字電路的基本作用是提供一個時序控制的標準時刻。數(shù)字電路的工作是根據(jù)電路設計，在某個時刻專門完成特定的任務，如果沒有一個時序控制的標準時刻，整個數(shù)字電路就會成為“聾子”，不知道什么時刻該做什么事情了。 晶振的作用是為系統(tǒng)提供基本的時鐘信號。通常一個系統(tǒng)共用一個晶振，便于各部分保持同步。有些通訊系統(tǒng)的基頻和射頻使用不同的晶振，而通過電子調(diào)整頻率的方法保持同步?！ 【д裢ǔＥc鎖相環(huán)電路配合使用，以提供系統(tǒng)所需的時鐘頻率。如果不同子系統(tǒng)需要不同頻率的時鐘信號，可以用與同一個晶振相連的不同鎖相環(huán)來提供?！ ‰娐分?，為了得到交流信號，可以用RC、LC諧振電路取得，但這些電路的振蕩頻率并不穩(wěn)定。在要求得到高穩(wěn)定頻率的電路中，必須使用石英晶體振蕩電路。石英晶體具有高品質(zhì)因數(shù)，振蕩電路采用了恒溫、穩(wěn)壓等方式以后，振蕩頻率穩(wěn)定度可以達到10^(-9)至10^(-11)。廣泛應用在通訊、時鐘、手表、計算機……需要高穩(wěn)定信號的場合?！ ∈⒕д癫环终摌O, 外殼是地線，其兩條不分正負 二、晶振的使用 晶振，在電氣上它可以等效成一個電容和一個電阻并聯(lián)再串聯(lián)一個電容的二端網(wǎng)絡，電工學上這個網(wǎng)絡有兩個諧振點，以頻率的高低分其中較低 的頻率是串聯(lián)諧振，較高的頻率是并聯(lián)諧振。由于晶體自身的特性致使這兩個頻率的距離相當?shù)慕咏?，在這個極窄的頻率范圍內(nèi)，晶振等效為一個電感，所以只要晶 振的兩端并聯(lián)上合適的電容它就會組成并聯(lián)諧振電路。這個并聯(lián)諧振電路加到一個負反饋電路中就可以構(gòu)成正弦波振蕩電路，由于晶振等效為電感的頻率范圍很窄， 所以即使其他元件的參數(shù)變化很大，這個振蕩器的頻率也不會有很大的變化?！ 【д裼幸粋€重要的參數(shù)，那就是負載電容值，選擇與負載電容值相等的并聯(lián)電容，就可以得到晶振標稱的諧振頻率。 一般的晶振振蕩電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯(lián)的容量值就應該等于負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略?！ ∫话愕木д竦呢撦d電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構(gòu)成晶振的振蕩電路就是比較好的選擇?！ 【д袷菫殡娐诽峁╊l率基準的元器件，通常分成有源晶振和無源晶振兩個大類，無源晶振需要芯片內(nèi)部有振蕩器，并且晶振的信號電壓根據(jù)起振電路而定，允許不同的電壓，但無源晶振通常信號質(zhì)量和精度較差，需要精確匹配外圍電路（電感、電容、電阻等），如需更換晶振時要同時更換外圍的電路。有源晶振不需要芯片的內(nèi)部振蕩器，可以提供高精度的頻率基準，信號質(zhì)量也較無源晶振要好。 每種芯片的手冊上都會提供外部晶振輸入的標準電路，會表明芯片的最高可使用頻率等參數(shù)，在設計電路時要掌握。與計算機用CPU不同，單片機現(xiàn)在所能接收的晶振頻率相對較低，但對于一般控制電路來說足夠了?！ 【w振蕩器也分為無源晶振和有源晶振兩種類型。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振蕩器）。無源晶振需要借助于時鐘電路才能產(chǎn)生振蕩信號，自身無法振蕩起來，所以“無源晶振”這個說法并不準確；有源晶振是一個完整的諧振振蕩器。 諧振振蕩器包括石英（或其晶體材料）晶體諧振器，陶瓷諧振器，LC諧振器等?！ 【д衽c諧振振蕩器有其共同的交集有源晶體諧振振蕩器?！ ∈⒕阅茏稣袷庪娐罚ㄖC振）是基于它的壓電效應，從物理學中知道，若在晶片的兩個極板間加一電場，會使晶體產(chǎn)生機械變形；反之，若在極板間施加機械力，又會在相應的方向上產(chǎn)生電場，這種現(xiàn)象稱為壓電效應。如在極板間所加的是交變電壓，就會產(chǎn)生機械變形振動，同時機械變形振動又會產(chǎn)生交變電場。一般來說，這種機械振動的振幅是比較小的，其振動頻率則是很穩(wěn)定的。但當外加交變電壓的頻率與晶片的固有頻率（決定于晶片的尺寸）相等時，機械振動的幅度將急劇增加，這種現(xiàn)象稱為壓電諧振，因此石英晶體又稱為石英晶體諧振器。 其特點是頻率穩(wěn)定度很高?！ ∈⒕w振蕩器與石英晶體諧振器都是提供穩(wěn)定電路頻率的一種電子器件。石英晶體振蕩器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和內(nèi)置IC來共同作用來工作的。振蕩器直接應用于電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振蕩器比諧振器多了一個重要技術(shù)參數(shù)為：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的性能，也是各商家競爭的一個重要參數(shù)?！ ∪⒏攀觥 ∥⒖刂破鞯臅r鐘源可以分為兩類：基于機械諧振器件的時鐘源，如晶振、陶瓷諧振槽路；基于相移電路的時鐘源，如：RC (電阻、電容)振蕩器。硅振蕩器通常是完全集成的RC振蕩器，為了提高穩(wěn)定性，包含有時鐘源、匹配電阻和電容、溫度補償?shù)?。 機械式諧振器與RC振蕩器的主要區(qū)別 基于晶振與陶瓷諧振槽路(機械式)的振蕩器通常能提供非常高的初始精度和較低的溫度系數(shù)。相對而言，RC振蕩器能夠快速啟動，成本也比較低，但通常在整個溫度和工作電源電壓范圍內(nèi)精度較差，會在標稱輸出頻率的5%至50%范圍內(nèi)變化。圖1所示的電路能產(chǎn)生可靠的時鐘信號，但其性能受環(huán)境條件和電路元件選擇以及振蕩器電路布局的影響。需認真對待振蕩器電路的元件選擇和線路板布局。在使用時，陶瓷諧振槽路和相應的負載電容必須根據(jù)特定的邏輯系列進行優(yōu)化。具有高Q值的晶振對放大器的選擇并不敏感，但在過驅(qū)動時很容易產(chǎn)生頻率漂移(甚至可能損壞)。影響振蕩器工作的環(huán)境因素有：電磁干擾(EMI)、機械震動與沖擊、濕度和溫度。這些因素會增大輸出頻率的變化，增加不穩(wěn)定性，并且在有些情況下，還會造成振蕩器停振?！ ≌袷幤髂K 上述大部分問題都可以通過使用振蕩器模塊避免。這些模塊自帶振蕩器、提供低阻方波輸出，并且能夠在一定條件下保證運行。最常用的兩種類型是晶振模塊和集成硅振蕩器。晶振模塊提供與分立晶振相同的精度。硅振蕩器的精度要比分立RC振蕩器高，多數(shù)情況下能夠提供與陶瓷諧振槽路相當?shù)木??！ 」摹 ∵x擇振蕩器時還需要考慮功耗。分立振蕩器的功耗主要由反饋放大器的電源電流以及電路內(nèi)部的電容值所決定。CMOS放大器功耗與工作頻率成正比，可以表示為功率耗散電容值。比如，HC04反相器門電路的功率耗散電容值是90pF。在4MHz、5V電源下工作時，相當于1.8mA的電源電流。再加上20pF的晶振負載電容，整個電源電流為2.2mA?！ √沾芍C振槽路一般具有較大的負載電容，相應地也需要更多的電流?！ ∠啾戎拢д衲K一般需要電源電流為10mA至60mA?！ 」枵袷幤鞯碾娫措娏魅Q于其類型與功能，范圍可以從低頻(固定)器件的幾個微安到可編程器件的幾個毫安。一種低功率的硅振蕩器，如MAX7375，工作在4MHz時只需不到2mA的電流。 時鐘電路晶振與時鐘IC芯片 主板時鐘芯片電路提供給CPU，主板芯片組和各級總線（CPU總線，AGP總線，PCI總線，PCIE總線等）和主板各個接口部分基本工作頻率，有了它，計算機才能在CPU控制下，按步就班，協(xié)調(diào)地完成各項功能工作： 1.晶振的工作原理： 主板時鐘芯片即分頻器的原始工作振蕩頻率，由石英晶體多諧振蕩器的諧振頻率來產(chǎn)生，晶振其實是一個頻率產(chǎn)生器，他主要把傳進去的電壓轉(zhuǎn)化為頻率信號。提供給分頻率一個基準的14.318MHZ的振蕩頻率，它是一個多諧振蕩器的正回饋環(huán)電路，也就是說它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個永無休止的循環(huán)自激過程?！ 、苍谥靼迳铣Ｒ姷臅r鐘晶振：有14.318M（主時鐘）與32.768HZ（南橋 旁邊的時鐘） ?、硶r鐘IC芯片簡介：他主要起著放大頻率和縮小頻率的作用，他和晶振組合后才能在主板上起作用。我們把他稱做為時鐘發(fā)生器（晶振+時鐘IC芯片） ?、磿r鐘發(fā)生器的工作原理：時鐘我們可以把他定義為各個部件的總線頻率速度，他起著分配給各個部件的頻率使他們能夠正常工作。當晶振通電后發(fā)出的頻率送入時鐘IC芯片，它的各腳會傳出相對應的頻率通個時鐘IC芯片旁邊的電阻（時鐘IC芯片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而內(nèi)存，與AGP這些高速的時鐘是由北橋內(nèi)部提供給它的，（注有些主板AGP時鐘不是由北橋提供的)將頻率信號分配到主板各個部件,如（PCI 33M，CPU 100M133M200M I/O 48M和14M，南橋33M &14M北橋100M7&133M&200M 時鐘IC芯片 上面講到了時鐘的產(chǎn)生，那他是如何工作的接下來我給大家講解一下時鐘IC芯片.時鐘IC芯片的工作條件： ?、?供電→他的供電基本上都經(jīng)過個子較大的貼片電感進入時鐘IC芯片（貼片電感時鐘IC芯片附近就可以找到 因為他比其它帖片要胖一點）。時鐘IC芯片早期的供電有2組到3組：2組供電為2.5V與3.3V 3組供電為2.5V與2.8V時鐘IC芯片后期的供電有1組到2組：1組為+3.3V 2組為3.3V與2.5V ②PG信號是在啟動時輸出電壓都穩(wěn)定后再給電腦一個啟動信號，讓電腦正式啟動，而在意外斷電時也能及時地送出關(guān)機信號讓電腦馬上停止工作，對電腦的穩(wěn)定和外設起了很大的保護作用。PG信號基本是通過時鐘IC芯片旁邊的阻值較大的電阻（10K、4.7K電阻）進入時鐘IC芯片內(nèi)部的（PG要高于1.5V）當供電與PG都正常后時鐘IC芯片內(nèi)部才能正常工作，和晶體一起產(chǎn)生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來的時鐘頻率放大或縮小后輸給主板的各個部件. 時鐘電路構(gòu)架 上面大家知道了它的各個主成部分后，再來看看它的整個構(gòu)架圖 PLL是Phase-Locked Loop的縮寫，中文含意為鎖相環(huán)。PLL基本上是一個閉環(huán)的反饋控制系統(tǒng)，它可以使PLL的輸出可以與一個參考信號保持固定的相位關(guān)系。PLL一般由鑒相器、電荷放大器（Charge Pump）、低通濾波器、壓控振蕩器、以及某種形式的輸出轉(zhuǎn)換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數(shù)關(guān)系，在PLL的反饋路徑或（和）參考信號路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示： 壓控振蕩器產(chǎn)生周期性的輸出信號，如果其輸出頻率低于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率提高。如果壓控振蕩器的輸出頻率高于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑒相器進行微小調(diào)整的時候，系統(tǒng)趨向一個穩(wěn)態(tài)?！ ∝撦d電容及反饋電阻 可能有些初學者會對晶振的頻率感到奇怪，12M、24M之類的晶振較好理解，選用如11.0592MHZ的晶振給人一種奇怪的感覺，這個問題解釋起來比較麻煩，如果初學者在練習串口編程的時候就會對此有所理解，這種晶振主要是可以方便和精確的設計串口或其它異步通訊時的波特率?！ 枺?我發(fā)現(xiàn)在使用晶振時會和它并一個電阻,一般1M以上,我把它去掉,板子仍可正常工作,請問這個電阻有什么用?可以不用嗎? 我有看到過不用的!不理解~ 答： 這個電阻是反饋電阻，是為了保證反相器輸入端的工作點電壓在VDD/2，這樣在振蕩信號反饋在輸入端時，能保證反相器工作在適當?shù)墓ぷ鲄^(qū)。雖然你去掉該電 阻時，振蕩電路仍工作了。但是如果從示波器看振蕩波形就會不一致了，而且可能會造成振蕩電路因工作點不合適而停振。所以千萬不要省略此電阻。 這個電阻是為了使本來為邏輯反相器的器件工作在線性區(qū), 以獲得增益, 在飽和區(qū)是沒有增益的, 而沒有增益是無法振蕩的. 如果用芯片中的反相器來作振蕩, 必須外接這個電阻, 對于CMOS而言可以是1M以上, 對于TTL則比較復雜, 視不同類型(S,LS...)而定. 如果是芯片指定的晶振引腳, 如在某些微處理器中, 常?？梢圆患? 因為芯片內(nèi)部已經(jīng)制作了, 要仔細閱讀DATA SHEET的有關(guān)說明. 和晶振并聯(lián)的電阻作為負載，一般1M歐。也有和晶振串聯(lián)的電阻為諧振電阻。. 問：晶振的參數(shù)里有配用的諧振電容值。比如說32.768K的是12.5pF；4.096M的是20pF. 這個值和實際電路中晶振上接的兩個電容值是什么關(guān)系？像DS1302用的就是32.768K的晶振，它內(nèi)部的電容是6pF的 答： 你所說的是晶振的負載電容值。指的是晶振交流電路中，參與振蕩的，與晶振串聯(lián)或并聯(lián)的電容值。晶振電路的頻率主要由晶振決定，但既然負載電容參與振蕩，必 然會對頻率起微調(diào)作用的。負載電容越小，振蕩電路頻率就會越高4.096MHz的負載電容為20pF，說明晶振本身的諧振頻率<4.096MHz， 但如果讓20pF的電容參與振蕩，頻率就會升高為4.096MHz。或許有人會問為什么這么麻煩，不如將晶振直接做成4.096MHz而不用負載電容？不 是沒有這樣的晶振，但實際電路設計中有多種振蕩形式，為了振蕩反饋信號的相移等原因，也有為了頻率偏差便于調(diào)整等原因，大都電路中均有電容參與振蕩。為了 準確掌握晶振電路中該用多大的電容，只要把握晶體負載電容應等于振蕩回路中的電容+雜散電容就可以了。你所說的IC中6pF的電容就可看作雜散電容 石英晶體振蕩器是利用石英晶體（二氧化硅的結(jié)晶體）的壓電效應制成的一種諧振器件，它的基本結(jié)構(gòu)大致是從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上涂敷銀層作為電極，在每個電極上各焊一根引線接到管腳 上，再加上封裝外殼就構(gòu)成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產(chǎn)品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。 石英晶體的壓電效應：若在石英晶體的兩個電極上加一電場，晶片就會產(chǎn)生機械變形。反之，若在晶片的兩側(cè)施加機械壓力，則在晶片相應的方向上將產(chǎn)生電場，這種物理現(xiàn)象稱為壓電效應。注意，這種效應是可逆的。如果在晶片的兩極上加交變電壓，晶片就會產(chǎn)生機械振動，同時晶片的機械振動又會產(chǎn)生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振幅大得多，這種現(xiàn)象稱為壓電諧振，它與LC回路的諧振現(xiàn)象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關(guān)。 晶振在電氣上可以等效成一個電容和一個電阻并聯(lián)再串聯(lián)一個電容的二端網(wǎng)絡，電工學上這個網(wǎng)絡有兩個諧振點，以頻率的高低分其中較低的頻率為串聯(lián)諧振，較高的頻率為并聯(lián)諧振。由于晶體自身的特性致使這兩個頻率的距離相當?shù)慕咏?，在這個極窄的頻率范圍內(nèi)，晶振等效為一個電感，所以只要晶振的兩端并聯(lián)上合適的電容它就會組成并聯(lián)諧振電路。這個并聯(lián)諧振電路加到一個負反饋電路中就可以構(gòu)成正弦波振蕩電路，由于晶振等效為電感的頻率范圍很窄，所以即使其他元件的參數(shù)變化很大，這個振蕩器的頻率也不會有很大的變化?！ 【д裼幸粋€重要的參數(shù)，那就是負載電容值，選擇與負載電容值相等的并聯(lián)電容，就可以得到晶振標稱的諧振頻率。 一般的晶振振蕩電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯(lián)的容量值就應該等于負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略?！ ∫话愕木д竦呢撦d電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構(gòu)成晶振的振蕩電路就是比較好的選擇?！ 【w振蕩器也分為無源晶振和有源晶振兩種類型。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振蕩器）。無源晶振需要借助于時鐘電路才能產(chǎn)生振蕩信號，自身無法振蕩起來，所以“無源晶振”這個說法并不準確；有源晶振是一個完整的諧振振蕩器?！ ∈⒕w振蕩器與石英晶體諧振器都是提供穩(wěn)定電路頻率的一種電子器件。石英晶體振蕩器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和內(nèi)置IC共同作用來工作的。振蕩器直接應用于電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振蕩器比諧振器多了一個重要技術(shù)參數(shù)：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的性能，因此這是各商家競爭的一個重要參數(shù)?！ ∷?、無源晶體與有源晶振的區(qū)別、應用范圍及用法： 1、無源晶體——無源晶體需要用DSP片內(nèi)的振蕩器，在datasheet上有建議的連接方法。無源晶體沒有電壓的問題，信號電平是可變的，也就是說是根據(jù)起振電路來決定的，同樣的晶體可以適用于多種電壓，可用于多種不同時鐘信號電壓要求的DSP，而且價格通常也較低，因此對于一般的應用如果條件許可建議用晶體，這尤其適合于產(chǎn)品線豐富批量大的生產(chǎn)者。無源晶體相對于晶振而言其缺陷是信號質(zhì)量較差，通常需要精確匹配外圍電路（用于信號匹配的電容、電感、電阻等），更換不同頻率的晶體時周邊配置電路需要做相應的調(diào)整。建議采用精度較高的石英晶體，盡可能不要采用精度低的陶瓷警惕。 2、有源晶振——有源晶振不需要DSP的內(nèi)部振蕩器，信號質(zhì)量好，比較穩(wěn)定，而且連接方式相對簡單（主要是做好電源濾波，通常使用一個電容和電感構(gòu)成的PI型濾波網(wǎng)絡，輸出端用一個小阻值的電阻過濾信號即可），不需要復雜的配置電路。有源晶振通常的用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。相對于無源晶體，有源晶振的缺陷是其信號電平是固定的，需要選擇好合適輸出電平，靈活性較差，而且價格高。對于時序要求敏感的應用，個人認為還是有源的晶振好，因為可以選用比較精密的晶振，甚至是高檔的溫度補償晶振。有些DSP內(nèi)部沒有起振電路，只能使用有源的晶振，如TI 的6000系列等。有源晶振相比于無源晶體通常體積較大，但現(xiàn)在許多有源晶振是表貼的，體積和晶體相當，有的甚至比許多晶體還要小。 幾點注意事項： 1、需要倍頻的DSP需要配置好PLL周邊配置電路，主要是隔離和濾波； 2、20MHz以下的晶體晶振基本上都是基頻的器件，穩(wěn)定度好，20MHz以上的大多是諧波的（如3次諧波、5次諧波等等），穩(wěn)定度差，因此強烈建議使用低頻的器件，畢竟倍頻用的PLL電路需要的周邊配置主要是電容、電阻、電感，其穩(wěn)定度和價格方面遠遠好于晶體晶振器件； 3、時鐘信號走線長度盡可能短，線寬盡可能大，與其它印制線間距盡可能大，緊靠器件布局布線，必要時可以走內(nèi)層，以及用地線包圍； 4、通過背板從外部引入時鐘信號時有特殊的設計要求，需要詳細參考相關(guān)的資料。 此外還要做一些說明： 總體來說晶振的穩(wěn)定度等方面好于晶體，尤其是精密測量等領(lǐng)域，絕大多數(shù)用的都是高檔的晶振，這樣就可以把各種補償技術(shù)集成在一起，減少了設計的復雜性。試想，如果采用晶體，然后自己設計波形整形、抗干擾、溫度補償，那樣的話設計的復雜性將是什么樣的呢？我們這里設計射頻電路等對時鐘要求高的場合，就是采用高精度溫補晶振的，工業(yè)級的要好幾百元一個。 特殊領(lǐng)域的應用如果找不到合適的晶振，也就是說設計的復雜性超出了市場上成品晶振水平，就必須自己設計了，這種情況下就要選用晶體了，不過這些晶體肯定不是市場上的普通晶體，而是特殊的高端晶體，如紅寶石晶體等等。 更高要求的領(lǐng)域情況更特殊，我們這里在高精度測試時采用的時鐘甚至是原子鐘、銣鐘等設備提供的，通過專用的射頻接插件連接，是個大型設備，相當笨重。 晶振：即所謂石英晶體諧振器和石英晶體時鐘振蕩器的統(tǒng)稱。不過由于在消費類電子產(chǎn)品中，諧振器用的更多，所以一般的概念中把晶振就等同于諧振器理 解了。后者就是通常所指鐘振。 2、 分類。首先說一下諧振器。 諧振器一般分為插件（Dip）和貼片（SMD）。插件中又分為HC-49U、HC-49U/S、音叉型（圓柱）。HC-49U一般稱49U，有些采購俗稱 “高型”，而HC-49U/S一般稱49S，俗稱“矮型”。音叉型按照體積分可分為3*8，2*6，1*5，1*4等等。貼片型是按大小和腳位來分類。例如7*5（0705）、6*3.5（0603），5*3.2（5032）等等。腳位有4pin和2pin之分。 而振蕩器也是可以分為插件和貼片。插件的可以按大小和腳位來分。例如所謂全尺寸的，又稱長方形或者14pin，半尺寸的又稱為正方形或者8pin。不過要注意的是，這里的14pin和8pin都是指振蕩器內(nèi)部核心IC的腳位數(shù)，振蕩器本身是4pin。而從不同的應用層面來分，又可分為OSC(普通鐘振)， TCXO（溫度補償），VCXO（壓控），OCXO（恒溫）等等。
